Because the bandwidth of DDR memory interfaces has been increasing, DFE is adopted in many DDR memory interfaces to compensate for the ISI caused by high-speed communication. In particular, the CML-type DFE is widely adopted due to its noise robustness. Quarter-rate sampling with two CML-summers, is widely used to avoid bandwidth limitation due to summer's load capacitance. As a result, in the case of CML-DFE, the energy per bit rapidly deteriorates as the communication speed decreases. In this paper, to improve energy efficiency at low speed, the number of operating CML-summers is reduced to one through half-rate sampling instead of quarter-rate sampling. It also disables two finite impulse response (FIR) tap to reduce DFE power consumption at low speeds. For bi-directional transition of half/quarter-rate sampling, variable clock operation mode is required. Therefore, this paper proposes dual mode divider (DMD) capable of bi-directional switching between 2-phase and 4-phase clock modes. The proposed transfromable DFE (TDFE) operates in an amplifying mode that simply amplifies input data at low speeds, and operates in an equalizing mode to remove ISI with activated two-FIR tap at high speeds. The proposed transformable Rx is fabricated in 28 nm CMOS process using 1.0 V supply. The peak-to-peak jitter of WCK0 is 41.36 ps at 800 Mb/s in 2-phase mode, and 27.43 ps at 9 Gb/s in 4-phase mode. Energy efficiency of TDFE has improved by 55% to 0.96 pJ/b at 800 Mb/s compared to 2.13 pJ/b of the conventional method. The bit-error-rate (BER) at 1 p of the test chip is measured as 0.33 unit-interval (UI) for the PRBS-7 input through the FR-4 PCB channel of –18 dB at 9 Gb/s. The power consumption of TDFE and Rx is 2.27 mW and 10.68 mW, respectively. The active area of the proposed Rx is 0.0052 mm2.
DDR memory interface의 대역폭이 증가함에 따라, 고속 통신에서 발생하는 Inter-symbol-interference (ISI)를 보상하기 위해 많은 DDR memory interface에서 Decision feedback equalizer (DFE)를 채택하고 있다. 특히 CML-type DFE는 뛰어난 noise 내구성의 이유로 DFE에서 널리 채택되고 있다. 또한 CML-summer의 부하 capacitance로 인한 bandwidth limitation을 회피하기 위해 두 개의 half-rate CML-summer를 이용한 quarter-rate sampling 방식이 적용되고 있다. 하지만 CML-summer를 이용하는 DFE의 경우 통신속도가 낮아짐에 따라서 에너지 효율성이 악화하는 문제점이 있다. 본 논문에서는 저속에서의 에너지 효율성을 개선하기 위해, quarter-rate sampling 대신 half-rate sampling 방식을 통해 두 개의 동작 half-rate summer를 full-rate summer 한 개로 대체하는 방법을 제안한다. 또한, 저속에서 DFE의 전력 소모를 절감하기 위해 finite impulse response (FIR) tap을 비활성화 시킨다. 이러한 half/quarter-rate sampling의 양방향 가변을 위해 클록 동작 모드의 가변이 요구된다. 따라서 본 논문에서는 2-phase WCK와 4-phase WCK의 양방향 가변 dual-mode-divider (DMD)를 제안한다. 제안한 transformable DFE (TDFE)는 저속에서 입력 데이터를 단순히 증폭하는 역할을 하는 amplifying mode로 동작하고, 고속 동작에서는 활성화된 FIR tap과 함께 ISI를 제거하기 위한 equalizing mode로 동작한다. 제안된 transformable Rx는 28 nm 공정에서 검증되었으며, 공급전압은 1.0 V이다. WCK0의 peak-to-peak jitter는 2-phase mode, 400MHz에서 41.36 ps, 그리고 4-phase mode, 4.5 GHz에서 27.43 ps으로 측정되었다. 에너지 효율성은 800 Mb/s에서 기존 방식의 2.13 pJ/b 대비 0.96 pJ/b로 약 55% 개선되었다. 9 Gb/s에서 18 dB의 채널 손실을 갖는 FR-4 PCB 채널을 통한 bit-error-rate (BER) 측정 결과, PRBS7 입력 및 1-p의 BER 기준에서 timing margin이 0.33 unit-interval (UI)으로 측정되었다. TDFE와 Rx 각각의 소비전력은 2.27 mW, 10.68 mW이며, 제안한 Rx의 사용 면적은 0.0052 mm2이다.