This thesis presents a charge sharing analog to digital converter(ADC) with high speed and high resolution to be used for the wide bandwidth of 20 to 160 MHz for RF beamforming transceivers, which regard to be important at the semiconductor markets. SAR ADC, which is a structure of ADCs, has not only high resolution of 10 to 12 bits and tens of mega samplings per a second, but also low power consumption. However, the settling time of SAR ADCs with tens of MS/s has to be lower than 0.5 LSB. Moreover, the comparator operates in a short time to compare the difference between the input voltages of comparator. To solve the difficulty of the fast operation, this work purposes a 20 MS/s 12-bit charge sharing SAR ADC with 8 channels. Charge sharing DAC was designed with a large unit capacitor for the low capacitor thermal noise and low threshold voltage devices for the low on resistance. The proposed ADC was designed by 13 0nm CMOS process, which had the size of 1600 μm by 505 μm. For the input frequency of 5 MHz at the process of TT and 27 °C, the designed ADC has the ENOB of 10.64-bit and the SNDR of 65.82 dB with the current consumption of 8.172 mA for 8-channel.
본 논문에서는 반도체 시장에서 중요하게 여겨지는 RF Beamforming Transceiver의 20~160 MHz 채널 대역폭을 처리하기 위한 고속 동작 속도와 고해상도를 가진 전하 공유(Charge Sharing) 아날로그/디지털 변환기 구조를 제안한다. 아날로그/디지털 변환기 구조 중 SAR 구조는 10~12 bit의 해상도와 수십 MS/s의 속도를 가지며, 낮은 소비전력을 갖는다. 그러나 수십 MS/s로 동작하기 위해, ADC의 Settling time은 0.5 LSB 내로 만족해야 하며, 비교기 입력의 차이를 짧은 시간 내에 비교 동작을 완료해야 한다. 빠른 동작을 해결하기 위해, 본 논문에서는 8 채널에 대한 Charge Sharing SAR 구조의 아날로그/디지털 변환기를 통해 20 MS/s의 동작 속도와 12 bit 해상도를 목표로 한다. Charge Sharing DAC은 커패시터의 낮은 열잡음을 위한 큰 단위 커패시터와 낮은 온저항을 위한 Low Threshold Voltage 소자를 사용하여 설계하였다. 제안하는 아날로그/디지털 변환기는 130 nm CMOS 공정으로 설계하였으며, 8채널에 대한 면적은 1600 μm x 505 μm이다. 5 MHz의 입력 신호에 대한 ENOB 성능은 10.64 bits, SNDR 성능은 65.82 dB 이고, 8채널에 대한 소비 전류는 8.172 mA 이다.