In this paper, we propose a novel machine learning-based repeater insertion methodology for full-chip level custom circuit designs, considering preoccupied active regions. Our proposed model integrates a Convolutional Neural Network (CNN) and Artificial Neural Network (ANN) to estimate the optimal number and placement of repeaters respectively. The methodology also incorporates a repeater sizing algorithm to maintain a balance between delay and power consumption. Our neural network models demonstrate an overall performance accuracy exceeding 90% in addressing the repeater insertion problem, facilitated by a fine-tuning algorithm. The model also achieved a speed improvement of at least 2.6 times and enhanced stability compared to conventional numerical algorithms, especially in scenarios with multiple repeater placements. To facilitate supervised learning for our proposed neural network models, a unique dataset generation algorithm is presented to overcome the scarcity of layout datasets. This algorithm dynamically creates diverse environments by varying the density of the preoccupied regions and interconnect wire shapes. Using the generation algorithm, over a million dataset was generated and used for training the suggested neural network models.
본 논문에서는 풀칩 수준의 커스텀 회로 설계에서 선점된 액티브 영역을 고려한 머신러닝 기반 리피터 삽입 방법론을 제안합니다. 본 논문에서 제안하는 모델은 컨볼루션 신경망(CNN)과 인공 신경망(ANN)을 결합하여 각각 최적의 리피터 개수와 리피터 배치를 예측합니다. 이 방법론에는 지연과 전력 소모 사이의 균형을 유지하기 위한 리피터 사이징 알고리즘도 구현되어 있습니다. 제안된 신경망 모델은 미세 조정 알고리즘을 활용한 추가 보정을 통해 전반적인 성능에서 90% 이상의 정확도를 보였습니다. 또한 이 모델은 여러 개의 리피터를 배치하는 환경에서 수치기반 알고리즘에 비해 최소 2.6배 빠른 속도를 달성했고 더 나은 안정성을 보여주었습니다. 본 논문은 제안된 신경망 모델의 지도 학습을 위한 설계 데이터셋의 부족을 해결하기 위해 고유한 데이터셋 생성 알고리즘을 제안합니다. 이 알고리즘은 액티브 영역의 밀도와 인터커넥트 와이어의 모양을 무작위로 생성합니다. 해당 알고리즘을 통해 1백만 개 이상의 데이터셋을 생성하였고, 이는 제안된 신경망 모델을 학습하는데 사용되었습니다.